计算机原理34218

计算机原理34218

本科生期末试卷一一．选择题(每小题1分，共10分)1．计算机系统中的存贮器系统是指____D__。ARAM存贮器BROM存贮器C主存贮器Dcache、主存贮器和外存贮器2．某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为___B___。A+（1–2-32）B+（1–2-31）C2-32D2-313．算术/逻辑运算单元74181ALU可完成__C____。A16种算术运算功能B16种逻辑运算功能C16种算术运算功能和16种逻辑运算功能D4位乘法运算和除法运算功能4．存储单元是指___B___。A存放一个二进制信息位的存贮元B存放一个机器字的所有存贮元集合C存放一个字节的所有存贮元集合D存放两个字节的所有存贮元集合；5．相联存贮器是按____C__进行寻址的存贮器。A地址方式B堆栈方式C内容指定方式D地址方式与堆栈方式6．变址寻址方式中，操作数的有效地址等于___C___。A基值寄存器内容加上形式地址（位移量）B堆栈指示器内容加上形式地址（位移量）C变址寄存器内容加上形式地址（位移量）D程序记数器内容加上形式地址（位移量）7．以下叙述中正确描述的句子是：_A__D___。A同一个CPU周期中，可以并行执行的微操作叫相容性微操作B同一个CPU周期中，不可以并行执行的微操作叫相容性微操作C同一个CPU周期中，可以并行执行的微操作叫相斥性微操作D同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作8．计算机使用总线结构的主要优点是便于实现积木化，同时_C_____。A减少了信息传输量B提高了信息传输的速度C减少了信息传输线的条数D加重了CPU的工作量9．带有处理器的设备一般称为___A___设备。A智能化B交互式C远程通信D过程控制10.某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面，缓冲区内每存储N个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每秒____A__次中断请求。A．N/（NX+Y）B.N/（X+Y）NC.min[1/X,1/Y]D.max[1/X,1/Y]二．填空题（每小题3分，共15分）1．存储A.___程序___并按B.___地址___顺序执行，这是C.__冯·诺依曼____型计算机的工作原理。2．移码表示法主要用于表示A._浮点_____数的阶码E，以利于比较两个B.指数______的大小和C._对阶_____操作。3．闪速存储器能提供高性能、低功耗、高可靠性及A._____瞬时启动_能力，为现有的B._存贮器_____体系结构带来巨大变化，因此作为C.___固态盘___用于便携式电脑中。4．微程序设计技术是利用A._软件_____方法设计B.__操作控制____的一门技术。具有规整性、可维护性、C._灵活性_____等一系列优点。5．衡量总线性能的重要指标是A._总线带宽_____，它定义为总线本身所能达到的最高B.传输速率______。PCI总线的带宽可达C.___264MB/S___。三.（10分）设机器字长32位，定点表示，尾数31位，数符1位，问：（1）定点原码整数表示时，最大正数是多少？最小负数是多少？解：（1）定点原码整数表示：01111111111111111111111111111111最大正数：21\n数值=（231–1）1011111111111111111111111111111111最小负数：数值=-（231–1）10（1）定点原码小数表示时，最大正数是多少？最小负数是多少？定点原码小数表示：最大正数值=（1–2-31）10最小负数值=-（1–2-31）10四、（9分）设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉式进行组织。存储周期T=200ns,数据总线宽度为64位，总线周期τ=50ns.问顺序存储器和交叉存储器的带宽各是多少？解：信息总量：q=64位×4=256位顺序存储器和交叉存储器读出4个字的时间分别是：t2=mT=4×200ns=8×10–7(s)t1=T+(m–1)τ=200+3×50=3.5×10–7(s)顺序存储器带宽是：W1=q/t2=32×107（位/S）交叉存储器带宽是：W2=q/t1=73×107（位/S）五、（9分）指令格式如下所示，OP为操作码字段，试分析指令格式特点。312622181716150OP源寄存器变址寄存器偏移量解：（1）操作码字段为6位，可指定26=64种操作，即64条指令。（2）单字长（32）二地址指令。（3）一个操作数在源寄存器（共16个），另一个操作数在存储器中（由变址寄存器内容+偏移量决定），所以是RS型指令。（4）这种指令结构用于访问存储器本科生期末试卷二一．选择题（每小题1分，共10分）1六七十年代，在美国的__D____州，出现了一个地名叫硅谷。该地主要工业是______它也是______的发源地。A马萨诸塞，硅矿产地，通用计算机B加利福尼亚，微电子工业，通用计算机C加利福尼亚，硅生产基地，小型计算机和微处理机D加利福尼亚，微电子工业，微处理机2若浮点数用补码表示，则判断运算结果是否为规格化数的方法是___C___。A阶符与数符相同为规格化数B阶符与数符相异为规格化数C数符与尾数小数点后第一位数字相异为规格化数D数符与尾数小数点后第一位数字相同为规格化数3定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数范围是_A_____。A-215~+（215-1）B-（215–1）~+（215–1）C-（215+1）~+215D-215~+2154某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为_D_____。A64，16B16，64C64，8D16，16。5交叉存贮器实质上是一种__A____存贮器，它能_____执行______独立的读写操作。A模块式，并行，多个B模块式串行，多个C整体式，并行，一个D整体式，串行，多个6用某个寄存器中操作数的寻址方式称为___C___寻址。21\nA直接B间接C寄存器直接D寄存器间接1流水CPU是由一系列叫做“段”的处理线路所组成，和具有m个并行部件的CPU相比，一个m段流水CPU___A___。A具备同等水平的吞吐能力B不具备同等水平的吞吐能力C吞吐能力大于前者的吞吐能力D吞吐能力小于前者的吞吐能力2描述PCI总线中基本概念不正确的句子是___C___。AHOST总线不仅连接主存，还可以连接多个CPUBPCI总线体系中有三种桥，它们都是PCI设备C以桥连接实现的PCI总线结构不允许许多条总线并行工作D桥的作用可使所有的存取都按CPU的需要出现在总线上3计算机的外围设备是指___D___。A输入/输出设备B外存储器C远程通信设备D除了CPU和内存以外的其它设备4中断向量地址是：__C____。A子程序入口地址B中断服务例行程序入口地址C中断服务例行程序入口地址的指示器D中断返回地址二.填空题（每题3分，共15分）1为了运算器的A.__高速性___，采用了B._先行____进位，C.___阵列__乘除法和流水线等并行措施。2相联存储器不按地址而是按A.___内容___访问的存储器，在cache中用来存放B.行地址表______，在虚拟存储器中用来存放C.__页表和段表____。3硬布线控制器的设计方法是：先画出A.___指令周期__流程图，再利用B._布尔代数_____写出综合逻辑表达式，然后用C.___门电路、触发器或可编程逻辑___等器件实现。4磁表面存储器主要技术指标有A._存储密度_____，B._存储容量_____，C.__平均存取时间____，和数据传输率。5DMA控制器按其A.___组成结构___结构，分为B.__选择____型和C._多路_____型两种。三．（9分）求证：[X]补+[Y]补=[X+Y]补（mod2）解：（1）x>0,y>0,则x+y>0[X]补+[Y]补=x+y=[X+Y]补（mod2）(2)x>0,y<0,则x+y>0或x+y<0因为[X]补=x,[Y]补=2+y所以[X]补+[Y]补=x+2+y=2+（x+y）当x+y>0时，2+(x+y)>2，进位2必丢失，又因(x+y)>0,所以[X]补+[Y]补=x+y=[X+Y]补（mod2）当x+y<0时，2+(x+y)<2，又因(x+y)<0,所以[X]补+[Y]补=x+y=[X+Y]补（mod2）（3）x<0,y>0,则x+y>0或x+y<0这种情况和第2种情况一样，把x和y的位置对调即得证。（4）x<0,y<0,则x+y<0因为[X]补=2+x,[Y]补=2+y所以[X]补+[Y]补=2+x+2+y=2+（2+x+y）上式第二部分一定是小于2大于1的数，进位2必丢失，又因（x+y）<0所以[X]补+[Y]补=2+（x+y）=[X+Y]补（mod2）四．（9分）某计算机字长32位，有16个通用寄存器，主存容量为1M字，采用单字长二地址指令，共有64条指令，试采用四种寻址方式（寄存器、直接、变址、相对）设计指令格式。解：64条指令需占用操作码字段（OP）6位，源寄存器和目标寄存器各4位，寻址模式（X）2位，形式地址（D）16位，其指令格式如下：21\n3126252221181716150OP目标源XD寻址模式定义如下：X=00寄存器寻址操作数由源寄存器号和目标寄存器号指定X=01直接寻址有效地址E=(D)X=10变址寻址有效地址E=(Rx)＋DX=11相对寻址有效地址E=（PC）＋D其中Rx为变址寄存器（10位），PC为程序计数器（20位），位移量D可正可负。该指令格式可以实现RR型，RS型寻址功能。本科生期末试卷三一．选择题（每小题1分，共10分）1．冯·诺依曼机工作的基本方式的特点是______。A多指令流单数据流B按地址访问并顺序执行指令C堆栈操作D存贮器按内容选择地址2．在机器数______中，零的表示形式是唯一的。A原码B补码C移码D反码3．在定点二进制运算器中，减法运算一般通过______来实现。A原码运算的二进制减法器B补码运算的二进制减法器C原码运算的十进制加法器D补码运算的二进制加法器4.某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是______。A4MBB2MBC2MD1M5．主存贮器和CPU之间增加cache的目的是______。A解决CPU和主存之间的速度匹配问题B扩大主存贮器容量C扩大CPU中通用寄存器的数量D既扩大主存贮器容量，又扩大CPU中通用寄存器的数量6．单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用______。A堆栈寻址方式B立即寻址方式C隐含寻址方式D间接寻址方式7．同步控制是______。A只适用于CPU控制的方式B只适用于外围设备控制的方式C由统一时序信号控制的方式D所有指令执行时间都相同的方式8．描述PCI总线中基本概念不正确的句子是______。A.PCI总线是一个与处理器无关的高速外围总线B.PCI总线的基本传输机制是猝发式传送C.PCI设备一定是主设备D.系统中只允许有一条PCI总线9．CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量为______。A512KBB1MBC256KBD2MB10．为了便于实现多级中断，保存现场信息最有效的办法是采用______。21\nA通用寄存器B堆栈C存储器D外存1B2B,C3D4C5A6C7C8C,D9B10B一．填空题（每小题3分，共15分）1．数的真值变成机器码可采用A.______表示法，B.______表示法，C.______表示法，移码表示法。2．形成指令地址的方式，称为A.______方式，有B.______寻址和C.______寻址。3.CPU从A.______取出一条指令并执行这条指令的时间和称为B.______。由于各种指令的操作功能不同，各种指令的指令周期是C.______。4.微型机的标准总线从16位的A.______总线，发展到32位的B.______总线和C.______总线，又进一步发展到64位的PCI总线。5．VESA标准是一个可扩展的标准，它除兼容传统的A.______等显示方式外，还支持B.______像素光栅，每像素点C.______颜色深度。1.A.原码B.补码C.反码2.A.指令寻址B.顺序C.跳跃3.A.存储器B.指令周期C.不相同的4.A.ISAB.EISAC.VISA5.A.VGAB.1280×1024C.24位三.（9分）已知x=-0.01111，y=+0.11001，求[x]补，[-x]补，[y]补，[-y]补，x+y=？，x–y=？解：[x]原=1.01111[x]补=1.10001所以：[-x]补=0.01111[y]原=0.11001[y]补=0.11001所以：[-y]补=1.00111[x]补11.10001[x]补11.10001+[y]补00.11001+[-y]补11.00111[x+y]补00.01010[x-y]补10.11000所以：x+y=+0.01010因为符号位相异，结果发生溢出四、（9分）假设机器字长16位，主存容量为128K字节，指令字长度为16位或32位，共有128条指令，设计计算机指令格式，要求有直接、立即数、相对、基值、间接、变址六种寻址方式。解：由已知条件，机器字长16位，主存容量128KB/16=64K字，因此MAR=16位，共128条指令，故OP字段占7位。采用单字长和双字长两种指令格式，其中单字长指令用于算术逻辑和I/O类指令，双字长用于访问主存的指令。OPR1R2159543210159865320OPXR2D寻址方式由寻址模式X定义如下：X=000直接寻址E=D（64K）X=001立即数D=操作数X=010相对寻址E=PC+DPC=16位X=011基值寻址E=Rb+D，Rb=16位X=100间接寻址E=（D）X=101变址寻址E=RX+D，RX=10位21\n本科生期末试卷五一．选择题（每题1分，共10分）1．对计算机的产生有重要影响的是：______。A牛顿、维纳、图灵B莱布尼兹、布尔、图灵C巴贝奇、维纳、麦克斯韦D莱布尼兹、布尔、克雷2．假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校验的字符码是______。A11001011B11010110C11000001D110010013．按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是______。A全串行运算的乘法器B全并行运算的乘法器C串—并行运算的乘法器D并—串型运算的乘法器4．某计算机字长32位，其存储容量为16MB，若按双字编址，它的寻址范围是______。A16MBB2MC8MBD16M5．双端口存储器在______情况下会发生读/写冲突。A左端口与右端口的地址码不同B左端口与右端口的地址码相同C左端口与右端口的数据码相同D左端口与右端口的数据码不同6．程序控制类指令的功能是______。A进行算术运算和逻辑运算B进行主存与CPU之间的数据传送C进行CPU和I/O设备之间的数据传送D改变程序执行顺序7．由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用______来规定。A主存中读取一个指令字的最短时间B主存中读取一个数据字的最长时间C主存中写入一个数据字的平均时间D主存中读取一个数据字的平均时间8．系统总线中控制线的功能是______。A提供主存、I/O接口设备的控制信号响应信号B提供数据信息C提供时序信号D提供主存、I/O接口设备的响应信号9．具有自同步能力的记录方式是______。ANRZ0BNRZ1CPMDMFM10．IEEE1394的高速特性适合于新型高速硬盘和多媒体数据传送，它的数据传输率可以是______。A100兆位/秒B200兆位/秒C400兆位/秒D300兆位/秒1．B2.D3.B4.B5.B6．D7.A8.A9.C、D10.A、B、C二．填空题（每题3分，共15分）21\n1．Cache是一种A.______存储器，是为了解决CPU和主存之间B.______不匹配而采用的一项重要硬件技术。现发展为多级cache体系，C.______分设体系。2．RISC指令系统的最大特点是：A.______；B.______;C.______种类少。只有取数/存数指令访问存储器。3．并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式A.______并行；B.______并行；C.______并行。4.软磁盘和硬磁盘的A.______原理与B.______方式基本相同，但在C.______和性能上存在较大差别。5．流水CPU是以A.______为原理构造的处理器，是一种非常B.______的并行技术。目前的C.______微处理器几乎无一例外的使用了流水技术。1.A.高速缓冲B.速度C.指令cache与数据cache2.A.指令条数少B.指令长度固定C.指令格式和寻址方式3.A.时间B.空间C.时间+空间并行4.A.存储B.记录C.结构5.A.时间并行性B.经济而实用C.高性能。三.（9分）CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次，已知cache存取周期为50ns,主存为250ns,求cache/主存系统的效率和平均访问时间。解：命中率H=Ne/（NC+Nm）=3800/(3800+200)=0.95主存慢于cache的倍率：r=tm/tc=250ns/50ns=5访问效率：e=1/[r+(1–r)H]=1/[5+(1–5)×0.95]=83.3%平均访问时间：ta=tc/e=50ns/0.833=60ns四.（9分）某加法器进位链小组信号为C4C3C2C1，低位来的信号为C0，请分别按下述两种方式写出C4C3C2C1的逻辑表达式。（1）串行进位方式（2）并行进位方式解：（1）串行进位方式：C1=G1+P1C0其中：G1=A1B1，P1=A1⊕B1C2=G2+P2C1G2=A2B2，P2=A2⊕B2C3=G3+P3C2G3=A3B3,P3=A3⊕B3C4=G4+P4C3G4=A4B4,P4=A4⊕B4(2)并行进位方式：C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0其中G1—G4，P1—P4表达式与串行进位方式相同。七.（9分）集中式仲裁有几种方式？画出独立请求方式的逻辑图，说明其工作原理。解：有三种方式：链式查询方式、计数器定时查询方式、独立请求方式。本科生期末试卷六一．选择题（每小题1分，共10分）1．完整的计算机应包括______。A运算器、存储器、控制器；B外部设备和主机；21\nC主机和实用程序；D配套的硬件设备和软件系统；1．用64位字长（其中1位符号位）表示定点整数时，所能表示的数值范围是______。A[0，264–1]B[0，263–1]C[0，262–1]D[0，263]2．四片74181ALU和1片74182CLA器件相配合，具有如下进位传递功能______。A行波进位；B组内先行进位，组间先行进位；C组内先行进位，组间行波进位；D组内行波进位，组间先行进位；3．某机字长32位，存储容量为1MB，若按字编址，它的寻址范围是______。A1MB512KBC256KD256KB4．某一RAM芯片，其容量为512×8位，包括电源和接地端，该芯片引出线的最小数目应是______。A23B25C50D196．堆栈寻址方式中，设A为通用寄存器，SP为堆栈指示器，MSP为SP指示器的栈顶单元，如果操作的动作是：（A）→MSP，（SP）-1→SP，那么出栈的动作应是______。A（MSP）→A，（SP）+1→SP；B（SP）+1→SP，（MSP）→A；C（SP）-1→SP，（MSP）→A；D（MSP）→A，（SP）-1→SP；7．指令周期是指______。ACPU从主存取出一条指令的时间；BCPU执行一条指令的时间；CCPU从主存取出一条指令加上CPU执行这条指令的时间；D时钟周期时间；8．在______的微型计算机系统中，外设可和主存贮器单元统一编址，因此可以不使用I/O指令。A单总线B双总线C三总线D多总线9．在微型机系统中，外围设备通过______与主板的系统总线相连接。A适配器B设备控制器C计数器D寄存器10．CD—ROM光盘的标准播放时间为60分钟。在计算模式1情况下，光盘的存储容量为______。A601MBB527MBC630MBD530MB1D2B3B4C5D6B7C8A9A10B一．填空题（每小题3分，共15分）1．按IEEE764标准，一个浮点数由A.______，阶码E，尾数m三部分组成。其中阶码E的值等于指数的B.______加上一个固定C.______。2．存储器的技术指标有A.______，B.______，C.______，和存储器带宽。3．指令操作码字段表征指令的A.______，而地址码字段指示B.______。微小型机多采用C.______混合方式的指令格式。4．总线有A.______特性，B.______特性，电气特性，C.______特性。5．不同的CRT显示标准所支持的最大A.______和B.______数目是C.______的。1.A.符号位SB.基值EC.偏移量2.A.存储容量B.存储时间C.存储周期21\n3.A.操作，特征与功能B.操作数的地址C.二地址，单地址，零地址4.A.物理B.功能C.时间5.A.分辨率B.颜色C.不同三．（10分）设有两个浮点数N1=2j1×S1,N2=2j2×S2,其中阶码2位，阶符1位，尾数四位，数符一位。设：j1=(-10)2,S1=(+0.1001)2j2=(+10)2,S2=(+0.1011)2求：N1×N2，写出运算步骤及结果，积的尾数占4位，要规格化结果，用原码阵列乘法器求尾数之积。（1）浮点乘法规则：N1×N2=（2j1×S1）×（2j2×S2）=2（j1+j2）×（S1×S2）（2）码求和：j1+j2=0（3）尾数相乘：被乘数S1=0.1001，令乘数S2=0.1011，尾数绝对值相乘得积的绝对值，积的符号位=0⊕0=0。按无符号阵乘法器运算得：N1×N2=20×0.01100011（4）尾数规格化、舍入（尾数四位）N1×N2=（+0.01100011）2=（+0.1100）2×2（-0四.（10分）已知某8位机的主存采用半导体存贮器，地址码为18位，若使用4K×4位RAM芯片组成该机所允许的最大主存空间，并选用模块条的形式，问：（1）若每个摸条为32K×8位，共需几个模块条？（2）每个模块内共有多少片RAM芯片？（3）主存共需多少RAM芯片？CPU如何选择各模块条？解：（1）由于主存地址码给定18位，所以最大存储空间为218=256K，主存的最大容量为256KB。现每个模块条的存储容量为32KB，所以主存共需256KB/32KB=8块板。（2）每个模块条的存储容量为32KB，现使用4K×4位的RAM芯片拼成4K×8位（共8组），用地址码的低12（A0——A11）直接接到芯片地址输入端，然后用地址的高3位（A14——A12）通过3：8译码器输出分别接到8组芯片的选片端。共有8×2=16个RAM。（3）据前面所得，共需8个模条，每个模条上有16片芯片，故主存共需8×16=128片RAM芯片五.（9分）已知X=-0.01111，Y=+0.11001，求[X]补，[-X]补，[Y]补，[-Y]补，X+Y=？，X-Y=？解：[X]原=1.01111[X]补=1.10001[-X]补=0.01111[Y]原=0.11001[Y]补=0.11001[-Y]补=1.00111[X]补11.10001+[Y]补00.11001[X+Y]补00.01010X+Y=+0.01010[X]补11.10001+[-Y]补11.00111[X-Y]补10.11000因为符号位相异，所以结果发生溢出。六.（10分）某计算机有如下部件：ALU，移位器，主存M，主存数据寄存器MDR，主存地址寄存器MAR，指令寄存器IR，通用寄存器R0——R3，暂存器C和D。（1）请将各逻辑部件组成一个数据通路，并标明数据流向。（2）画出“ADDR1，（R2）”指令的指令周期流程图，指令功能是（R1）+（（R2））→R1。MDR移位器R0IR21\nR1PCMR2CALUMARR3D解：（1）各功能部件联结成如图所示数据通路：移位器MDRR0IRR1PCMR2CALU+1MARR3D图B6.4（PC）→MAR（2）此指令为RS型指令，一个操作数在R1中，另一个操作数在R2为地址的内存单元中，相加结果放在R1中。送当前指令地址到MARM→MDR→IR，（PC）+1取当前指令到IR，PC+1，为取下条指令做好准备译码（R1）→C①取R1操作数→C暂存器。（R2）→MAR②R2中的内容是内存地址M→MDR→D③从内存取出数→D暂存器（C）+（D）→R1④暂存器C和D中的数相加后送R1图B6.5图B6.2本科生期末试卷十三一、选择题（每小题1分，共10分）1．计算机硬件能直接执行的只有______。A.符号语言B机器语言C汇编语言D机器语言和汇编语言2．假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是______。A.11001011B.11010110C.11000001D.11001003．运算器的主要功能是进行______。A.逻辑运算B.算术运算C.逻辑运算与算术运算D.初等函数的运算4．某计算机字长16位，它的存贮容量是64K，若按字编址，那么它的寻址范围是______。A.64KB.32KC.64KBD.32KB5．主存贮器和CPU之间增加cache的目的是______。A.解决CPU和主存之间的速度匹配问题B.扩大主存贮器的容量21\nC.扩大CPU中通用寄存器的数量D.扩大外存的容量1．用于对某个寄存器中操作数的寻址方式称为______寻址。A.直接B.间接C.寄存器直接D.寄存器间接2．异步控制常用于______作为其主要控制方式。A.在单总线结构计算机中访问主存与外围设备时B.微型机的CPU中C硬布线控制器中D.微程序控制器中3．系统总线中地址线的功能是______。A.选择主存单元地址B.选择进行信息传输的设备C.选择外存地址D.指定主存和I/O设备接口电路的地址4．在微型机系统中，外围设备通过______与主板的系统总线相连接。A.适配器B.设备控制器C.计数器D.寄存器10．发生中断请求的条件是______。A.一条指令执行结束B.一次I/O操作结束C.机器内部发生故障D.一次DMA操作结束1．B2．D3．C4．B5．A6．C7．A8．D9．A10．BCD二、填空题（每小题3分，共15分）1．表示法主要用于表示A______数的阶码E，以利于比较两个B______数的大小和C______操作。2．存储器的技术指标有A______、B______、C______和存储器带宽。3．寻址方式根据操作数的A______位置不同，多使用B______型和C______型。4．当今的CPU芯片，除了包括定点运算器和控制器外，还包括A______，B______运算器和C______管理等部件。5．PCI总线采用A______协议和B______仲裁策略，具有C______能力。1．A．浮点B．指C．对阶2．A．存储容量B．存取时间C．存储周期3．A．物理B．RRC．RS4．A．CacheB．浮点C．存储管理5．A．同步定时B．集中式C．自动配置三、（10分）已知X=2010×0.11011011，Y=2100×（-0.10101100），求X+Y。解：根据传输速率，磁盘优先权最高，磁带次之，打印机最低。如下图：、解：为了便于直观理解，假设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，则它们的浮点表示分别为：[X]浮=00010，0.11011011[Y]浮=00100，1.01010000（1）求阶差并对阶：ΔE=Ex–Ey=[Ex]补+[-Ey]补=00010+11100=11110即ΔE为–2，x的阶码小，应使Mx右移2位，Ex加2，[X]浮=00010，0.11011011（11）其中（11）表示Mx右移2位后移出的最低两位数。（2）尾数和0.00110110（11）+1.010101002.10001010（11）（3）规格化处理21\n尾数运算结果的符号位与最高数值位为同值，应执行左规处理，结果为1.00010101（10），阶码为00011。（1）舍入处理采用0舍1入法处理，则有1.00010101+11.00010110（2）判溢出阶码符号位为00，不溢出，故得最终结果为x+y=2011×(-0.11101010)三、（9分）一台处理机具有如下指令格式：。6位2位3位3位OPX源寄存器目标寄存器地址其格式表明有8个通用寄存器（长度16位），X为指定的寻址模式，主存最大容量为256K字1）假设不用通用寄存器也能直接访问主存的每一个操作数，并假设操作码域OP=6位，请问地址码域应该分配多少位？指令字长度应有多少位？2）假设X=11时，指定的那个通用寄存器用作基址寄存器，请提出一个硬件设计规则，使得被指定的通用寄存器能访问1M的主存空间中的每一个单元。解：根据传输速率，磁盘优先权最高，磁带次之，打印机最低。如下图：、解：1）因为218=256K字，地址域=18位操作码域=6位指令长度=18+3+3+6+2=32位2）此时指定的通用寄存器作为基值寄存器（16）位。但16位长度不足以覆盖1M字地址空间，为此可将通用寄存器左移4位，低位补0形成20位基地址，然后与指令字形式地址相加得有效地址，可访问主存1M地址空间的任意单元。七、（9分）CPU响应中断应具备哪些条件？解：条件：（1）在CPU中的中断屏蔽触发器IM必须是开放的。(2）外设有中断请求时，中断请求触发器IR必须处于“1”状态，保持中断请求信号。（3）外设接口中中断允许触发器EI必须为“1”，这样才能把外设中断请求送至CPU。（4）当上述三个条件具备时，CPU在现行指令结束的最后一个机器周期响应中断。八．CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为200次。已知cache存取周期为40ns，主存存取周期为160ns。求：1．Cache命中率H。2．Cache/主存系统的访问效率e。3．平均访问时间Ta。、解：①命中率H=Nc/（Nc+Nm）=5000/（5000+2000）=5000/5200=0.96②主存慢于cache的倍率R=Tm/Tc=160ns/40ns=4访问效率：ｅ＝　１／［ｒ＋（１－ｒ）Ｈ］＝１／［４+（１－４）×０.９６］＝８９.３℅　　　　③　平均访问时间Ｔａ＝Ｔｃ／ｅ＝４０／０.８９３＝４５nｓ21\n本科生期末试卷十四二、填空题（每小题3分，共15分）1．计算机系统中的存储器分为A______和B______。在CPU执行程序时，必须将指令存放在C______中。2．为了实现运算器的A______，采用了B______进位、C______乘除法等并行技术。3．闪速存储器能提供高性能、低功耗、高可靠性以及A______能力，为现有的B______体系结构带来巨大变化，因此作为C______用于便携式电脑中。4．硬布线控制器的设计方法是：先设计A______流程图，再利用B______写出综合逻辑表达式，然后用C______等逻辑电路实现。5．CPU中，保存当前正在执行的指令的寄存器为A______，保存当前正在执行的指令的地址的寄存器为B______，保存CPU访存地址的寄存器为C______。1．A．内存B．外存C．内存2．A．高速性B．先行C．阵列3．A．瞬间启动B．存储器C．固态盘4．A．指令周期B．布尔代数C．门电路和触发器5．A．指令寄存器IRB．程序计数器PCC．内存地址寄存器AR三、（10分）设有两个浮点数N1=2j1×S1，N2=2j2×S2，其中阶码2位，阶符1位，尾数4位，数符1位。设j1=(-10)2S1=(+0.1001)2j2=(+10)2S2=(+0.1011)2求N1×N2，写出运算步骤及结果，积的尾数占4位，要规格化结果，根据原码阵列乘法器的计算步骤求尾数之积。解：浮点乘法规则：N1×N2=(2j1×S1)×(2j2×S2)=2(j1+j2)×(S1×S2)（1）阶码求和：j1+j2=0（2）尾数相乘：符号位单独处理，积的符号位=0⊕0=00.1001×0.101110011001000010010.01100011（3）尾数规格化、舍入（尾数4位）N1×N2=(+0.01100011)2=(+0.1100)2×2(-01)2四、（9分）CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次，已知cache存取周期为50ns，主存为250ns，求cache/主存系统的效率和平均访问时间。解：命中率H=Ne/（NC+Nm）=3800/(3800+200)=0.95主存慢于cache的倍率：r=tm/tc=250ns/50ns=5访问效率：e=1/[r+(1–r)H]=1/[5+(1–5)×0.95]=83.3%平均访问时间：ta=tc/e=50ns/0.833=60ns五、（9分）指令格式结构如下，试分析指令格式及寻址方式特点。15107430OP－源寄存器变址寄存器21\n位移量（16位）解：指令格式与寻址方式特点如下：（1）二地址指令，用于访问存储器。操作码字段可指定64种操作。（2）RS型指令，一个操作数在通用寄存器（共16个），另一个操作数在主存中。（3）有效地址可通过变址寻址求得，即有效地址等于变址寄存器（共16个）内容加上位移量。本科生期末试卷十九一、选择题（每小题1分，共10分）1．从器件角度看，计算机经历了四代变化。但从系统结构看，至今绝大多数计算机仍属于______型计算机。A.并行B.冯.诺依曼C.智能D.实时处理2．下列数中最大的数是______。A.（10011001）2B.（227）8C.（98）16D.（152）103．有关运算器的描述，______是正确的。A.只做加法B.只做算术运算C.既做算术运算又做逻辑运算D.只做逻辑运算4．EPROM是指______。A.读写存储器B.只读存储器C.闪速存储器D.光擦除可编程只读存储器5．常用的虚拟存储系统由______两级存储器组成，其中辅存是大容量的磁表石存储器。A.cache—主存B.主存—辅存C.cache—辅存D.通用寄存器—主存6．二地址指令中，操作数的物理位置可以安排在______。A.栈顶和次栈顶B.两个主存单元C.一个主存单元和一个通用寄存器D.两个通用寄存器7．当代CPU包括______。A.控制器B.控制器、运算器、cacheC.运算器和主存D.控制器、ALU和主存8．流水CPU是由一系列叫做“段”的处理线路所组成。和具备m个并行部件的CPU相比，一个m段流水CPU______。A.具备同等水平的吞吐能力B.不具备同等水平的吞吐能力C.吞吐能力小于前者的吞吐能力D.吞吐能力大于前者的吞吐能力9．在集中式总线仲裁中，______方式响应时间最快，______方式对电路故障最敏感。A.菊花链B.独立请求C.计数器定时查询10．CRT的分辨率为1024×1024像素，像素的颜色数为256色，则刷新存储器的容量是______。A.256KBB.2MBC.512KBD.1MB1．B2．A3．C4．D5．B6．B，C，D7．B8．A9．A，B10．D二、填空题（每小题3分，共15分）1．字符信息是A______数据，它处理B______领域的问题。国际上采用的字符系统是七单元的C______码。2．闪速存储器能提供高性能、低功耗、字可靠性以及A______能力，为现有的B______体系结构带来巨大变化，因此作为C______用于便携式电脑中。3．指令格式中，操作码字段表征指令的A______，地址码字段指示B______。微型机中多采用C______混合方式的指令格式。4．并行处理技术已经成为计算机技术发展的主流。从原理上概括，主要有三种形式：A______并行，B______并行，C______并行。5．总线有A______特性、B______特性、C______特性、D______特性，因此必须标准化。21\n1．A．符号B．非数值C．ASCⅡ码2．A．瞬时启动B．存储器C．固态盘3．A．操作特性与功能C．操作数的位置C．二地址、单地址、零地址4．A．时间B．空间C．时间+空间5．A．物理B．功能C．电气D．时间三、（10分）有两个浮点数x=2(+01)2(-0.111)2Y=2(+01)2(+0.101)2设阶码2位，阶符1位，数符1位，尾数3位，用补码运算规则计算x-y的值。四、（9分）CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为200次。已知cache存取周期为40ns，主存存取周期为160ns。求：1．Cache命中率H，2．Cache/主存系统的访问效率e，3．平均访问时间Ta。解：1)设Sx为x的尾数，Sy为y的尾数，则Sx=(-0.111)2[Sx]补=1.001Sy=(+0.101)2[Sy]补=0.101又设Ex为x的阶码，Ey为y的阶码，则Ex=(+01)2，[Ex]补=001Ey=(+10)2，[Ey]补=0102）对阶：Ex-Ey=(01)2-(10)2=（-01）2，阶码不相等，故小阶的尾数Sx右移一位，Sx=(-0.0111)2，Ex阶码加1，则Ex=(10)2=Ey，Sx经舍入后得Sx=(-0.100)2，对阶完毕。x的补码浮点格式：010，1100y的补码浮点格式：010，01013）尾数相减[Sy]补=11.100[-Sy]补=11.011[Sx]补=11.100+[Sy]补=11.011[Sx-Sy]补=10.1114)规格化与舍入尾数右移1位，最低有效位舍掉，阶码加1（右规）则[Sx-Sy]补=11.011[Ex]补=[Ey]补=011规格化结果：011，1011五、（9分）某微机指令格式如下所示：15109870OPXD格式中D为位移量，X为寻址方式特征值：X=00,直接寻址；X=01,用变址寄存器R1进行变址X=10,用变址寄存器R2进行变址X=11,相对寻址设（PC）=1234H，（R1）=0037H,(R2)=1122H,(.H代表十六进制数)，请确定如下指令的有效地址：（1）4420H(2)2244H(3)1322H(4)3521H(5)6723H21\n解1）X=00,D=20H,有效地址E=20H2)X=10,D=44H,有效地址E=1122H+44H=1166H3)X=11,D=22H,有效地址E=1234H+22H=1256H4)X=01,D=21H,有效地址E=0037H+21H=0058H5)X=11,D=23H,有效地址E=1234H+23H=1257H特殊题：本科生期末试卷十九答案一、选择题1．B2．A3．C4．D5．B6．B，C，D7．B8．A9．A，B10．D二．填空题1．A．符号B．非数值C．ASCⅡ码2．A．瞬时启动B．存储器C．固态盘3．A．操作特性与功能C．操作数的位置C．二地址、单地址、零地址4．A．时间B．空间C．时间+空间5．A．物理B．功能C．电气D．时间三、解：1)设Sx为x的尾数，Sy为y的尾数，则Sx=(-0.111)2[Sx]补=1.001Sy=(+0.101)2[Sy]补=0.101又设Ex为x的阶码，Ey为y的阶码，则Ex=(+01)2，[Ex]补=001Ey=(+10)2，[Ey]补=0102）对阶：Ex-Ey=(01)2-(10)2=（-01）2，阶码不相等，故小阶的尾数Sx右移一位，Sx=(-0.0111)2，Ex阶码加1，则Ex=(10)2=Ey，Sx经舍入后得Sx=(-0.100)2，对阶完毕。x的补码浮点格式：010，1100y的补码浮点格式：010，01013）尾数相减[Sy]补=11.100[-Sy]补=11.011[Sx]补=11.100+[Sy]补=11.011[Sx-Sy]补=10.1114)规格化与舍入尾数右移1位，最低有效位舍掉，阶码加1（右规）则[Sx-Sy]补=11.011[Ex]补=[Ey]补=011规格化结果：011，1011四、解：①命中率H=Nc/（Nc+Nm）=5000/（5000+2000）=5000/5200=0.9621\n②主存慢于cache的倍率R=Tm/Tc=160Ns/40Ns=4访问效率：ｅ＝　１／［ｒ＋（１－ｒ）Ｈ］＝１／［４+（１－４）×０.９６］＝８９.３℅　　　　③　平均访问时间Ｔａ＝Ｔｃ／ｅ＝４０／０.８９３＝４５nｓ五、解1）X=00,D=20H,有效地址E=20H2)X=10,D=44H,有效地址E=1122H+44H=1166H3)X=11,D=22H,有效地址E=1234H+22H=1256H4)X=01,D=21H,有效地址E=0037H+21H=0058H5)X=11,D=23H,有效地址E=1234H+23H=1257H特殊题：五、指令格式如下所示，OP为操作码字段，试分析指令格式的特点。OP源寄存器基值寄存器位移量（16位）15107430五．解：（1）双字长二地址指令，用于访问存储器。（2）操作码字段OP为6位，可以指定26=64种操作。（3）一个操作数在源寄存器（共16个），另一个操作数在存储器中（由基值寄存器和位移量决定），所以是RS型指令。七、（9分）某磁盘存贮器转速为3000转/分，共有4个记录面，每毫米5道，每道记录信息为12288字节，最小磁道直径为230mm，共有275道。问：（1）磁盘存贮器的容量是多少？（2）最高位密度与最低位密度是多少？（3）磁盘数据传输率是多少？（4）平均等待时间是多少？给出一个磁盘地址格式方案。七．解：（1）每道记录信息容量=12288字节每个记录面信息容量=275×12288字节共有4个记录面，所以磁盘存储器总容量为：4×275×12288字节=13516800字节（2）最高位密度D1按最小磁道半径R1计算（R1=115mm）：D1=12288字节/2πR1=17字节/mm最低位密度D2按最大磁道半径R2计算：R2=R1+（275÷5）=115+55=170mmD2=12288字节/2πR2=11.5字节/mm(3)磁盘传输率C=r·Nr=3000/60=50周/秒21\nN=12288字节（信道信息容量）C=r·N=50×12288=614400字节/秒（4）平均等待时间=1/2r=1/(2×50)=10毫秒（5）磁盘存贮器假定只有一台，所以可不考虑台号地址。有4个记录面，每个记录面有275个磁道。假定每个扇区记录1024个字节，则需要12288÷1024字节=12个扇区。由此可得如下地址格式：柱面（磁道）号盘面（磁头）号扇区号1465430图B8.4四、（10分）用16K×1位的DRAM芯片构成64K×8位的存储器。要求：（1）画出该芯片组成的存储器逻辑框图。（2）设存储器读/写周期均为0.5μs，CPU在1μs内至少要访存一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍，所需实际刷新时间是多少？五、（9分）指令格式如下所示，OP为操作码字段，试分析指令格式的特点。15107430OP源寄存器基值寄存器位移量（16位）四.解：（1）根据题意，存储器总量为64KB，故地址线总需16位。现使用16K×1位的动态RAM芯片，共需32片。芯片本身地址线占14位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑框图如图B9.3，其中使用一片2：4译码器。（2）根据已知条件，CPU在1μs内至少需要访存一次，所以整个存储器的平均读/写周期与单个存储器片的读/写周期相差不多，应采用异步刷新比较合理。对动态MOS存储器来讲，两次刷新的最大时间间隔是2μs。RAM芯片读/写周期为0.5μs，假设16K×1位的RAM芯片由128×128矩阵存储元构成，刷新时只对128行进行异步方式刷新，则刷新间隔为2m/128=15.6μs，可取刷新信号周期15μs。21\n图B9.3五.解：（1）双字长二地址指令，用于访问存储器。（2）操作码字段OP为6位，可以指定26=64种操作。（3）一个操作数在源寄存器（共16个），另一个操作数在存储器中（由基值寄存器和位移量决定），所以是RS型指令。一．填空题(每小题3分，共15分)1．对存储器的要求是A.______，B.______，C.______。为了解决这方面的矛盾，计算机采用多级存储体系结构。2．指令系统是表征一台计算机A.______的重要因素，它的B.______和C.______不仅直接影响到机器的硬件结构而且也影响到系统软件。3．CPU中至少有如下六类寄存器A.______寄存器，B.______计数器，C.______寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。4.VESA标准是一个可扩展的标准，它除兼容传统的A.______等显示方式外，还支持B.______象素光栅，每像素点C.______颜色深度。5．中断处理要求有中断A.______，中断B.______产生，中断C.______等硬件支持一、填空题1.A.容量大B.速度快C.成本低；2.A.性能B.格式C.功能；3.A.指令B.程序C.地址；4A.VGAB.1280×1024C.24位；5..A.优先级仲裁B.向量C.控制逻辑；二．填空题（每小题3分，共15分）1．IEEE754标准，一个浮点数由A______、阶码E、尾数M三个域组成。其中阶码E的值等于指数的B______加上一个固定C______。2．相联存储器不按地址而是按A______访问的存储器，在cache中用来存放B______，在虚拟存储器中用来存放C______。3．显示适配器作为CRT和CPU的接口由A______存储器、B______控制器、C______三部分组成。4．根据地址格式不同，虚拟存贮器分为A______、B______和C______三种。CPU从主存取出一条指令并执行该指令的时间叫做A______，它常用若干个B______来表示，而后者又包含有若干个C______。二．填空题1．A．符号位SB．真值eC．偏移值2．A．内容B．行地址表C．段表、页表和快表21\n3．A．刷新B．显示C．ROMBIOS4．A．页式B．段式C．段页式5．A．指令周期B．机器周期C．时钟周期三、（10分）参见图B12.1的数据通路，画出指令“STA,R1,(R2)”的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）地址的存储器单元中。标出各微操作信号序列。IRoutG+-YinXinR0inR0outB总线A总线DRoutDRinARinARDRR0R2R1ALUR3YPCoutPCinIRinIRPCXR/M图B12.1PC→AR三、PCO，G，ARiM→DR取R/W=1(读)指DR→IRDRO，G，IRi译码R2→ARR2O，G，ARi执R1→DR行指R1O,G,DRi令DR→MR/W=0(写)图B12.3十、（9分）下表刊出Pentium的寻址方式有效地址E算法，请在第2列中填写寻址方式名称。21\n序号寻址方式名称有效地址E算法说明（1）操作数在指令中（2）操作数在某个寄存器内，指令给出寄存器号（3）E=DDisp为偏移量（4）E=(B)B为基址寄存器（5）E=(B)+D（6）E=(I)S+DI为变址寄存器，S为比例因子（1，2，4，8）（7）E=(B)+(I)+D（8）E=(B)+(I)S+D（9）指令地址=(PC)+DPC为程序计数器或当前指令指针寄存器十．1）立即2）寄存器3）直接4）基址5）基址+偏移量6）比例变址+偏移量7）基址+变址+偏移量8）基址+比例变址+偏移量9）相对21